148 Prüfpunkte für die PCB-Konstruktion -PCB-Checkliste

148 Inspektionspunkte für das PCB-Design - PCB-Checkliste

I. Dateneingabe-Phase
Sind die im Prozess erhaltenen Materialien vollständig (einschließlich: Schaltplan, *.brd-Datei, Materialliste, PCB-Designbeschreibung sowie Anforderungen an das PCB-Design oder Änderungen, Beschreibung der Standardisierungsanforderungen und Datei zur Prozessdesignbeschreibung)?
2. Bestätigen Sie, dass die PCB-Vorlage auf dem neuesten Stand ist.
3. Bestätigen Sie, dass sich die Positionierungsvorrichtungen der Vorlage an den richtigen Positionen befinden.
4. Sind die PCB-Designbeschreibung sowie die Anforderungen für das PCB-Design oder die -Modifikation und die Standardisierungsanforderungen klar?
5. Bestätigen Sie, dass die verbotenen Geräte und Verdrahtungsbereiche auf der Umrisszeichnung in der PCB-Vorlage berücksichtigt wurden.
6. Vergleichen Sie die Formzeichnung, um zu bestätigen, dass die auf der PCB markierten Abmessungen und Toleranzen korrekt sind und die Definitionen von metallisierten und nicht-metallisierten Löchern präzise sind.
7. Nachdem Sie bestätigt haben, dass die PCB-Vorlage korrekt und fehlerfrei ist, ist es am besten, die Strukturdatei zu sperren, um zu verhindern, dass sie durch versehentliche Bedienung verschoben wird.
148 Inspektionspunkte für das PCB-Design - PCB-Checkliste
II. Inspektionsphase nach dem Layout
a. Geräteinspektion
8. Bestätigen Sie, ob alle Gerätegehäuse mit der einheitlichen Bibliothek des Unternehmens übereinstimmen und ob die Gehäusebibliothek aktualisiert wurde (überprüfen Sie die Laufergebnisse mit viewlog). Wenn sie nicht übereinstimmen, müssen Sie die Symbole aktualisieren.
9. Bestätigen Sie, dass das Hauptboard und das Subboard sowie das Einzelboard und die Rückwand entsprechende Signale, Positionen, korrekte Steckverbinderrichtungen und Siebdruckmarkierungen aufweisen und dass das Subboard Maßnahmen gegen falsches Einsetzen hat. Die Komponenten auf dem Subboard und dem Hauptboard sollten sich nicht gegenseitig stören.
10. Sind die Komponenten zu 100 % platziert?
11. Öffnen Sie die Platzierungsbegrenzung der TOP- und BOTTOM-Layer des Geräts, um zu überprüfen, ob die durch die Überlappung verursachte DRC zulässig ist.
12. Markieren Sie, ob die Punkte ausreichend und notwendig sind.
Für schwerere Komponenten sollten diese in der Nähe der PCB-Stützpunkte oder -Stützkanten platziert werden, um das Verziehen der PCB zu reduzieren.
Nachdem die mit der Struktur verbundenen Komponenten angeordnet wurden, ist es am besten, diese zu sperren, um eine versehentliche Positionsverschiebung zu verhindern.
Innerhalb eines Radius von 5 mm um die Crimp-Buchse sollten sich keine Komponenten auf der Vorderseite befinden, die die Höhe der Crimp-Buchse überschreiten, und keine Komponenten oder Lötstellen auf der Rückseite.
16. Bestätigen Sie, ob das Komponentenlayout den Prozessanforderungen entspricht (achten Sie besonders auf BGA, PLCC und oberflächenmontierte Buchsen).
Für Komponenten mit Metallgehäusen ist besonders darauf zu achten, dass sie nicht mit anderen Komponenten kollidieren, und es ist ausreichend Platz zu lassen.
18. Schnittstellenbezogene Geräte sollten so nah wie möglich an der Schnittstelle platziert werden, und der Backplane-Bus-Treiber sollte so nah wie möglich am Backplane-Steckverbinder platziert werden.
19. Wurde das CHIP-Gerät mit Wellenlötoberfläche in eine Wellenlötanordnung umgewandelt?
20. Überschreitet die Anzahl der manuellen Lötstellen 50?
Bei der axialen Installation höherer Komponenten auf einer PCB sollte eine horizontale Installation in Betracht gezogen werden. Lassen Sie Platz zum Liegen. Und berücksichtigen Sie die Befestigungsmethode, z. B. die festen Pads des Kristalloszillators.
22. Stellen Sie für Komponenten, die Kühlkörper benötigen, sicher, dass genügend Abstand zu anderen Komponenten vorhanden ist, und achten Sie auf die Höhe der Hauptkomponenten innerhalb des Bereichs des Kühlkörpers.
b. Funktionsprüfung
23. Wurden beim Layout der digitalen Schaltungs- und Analogschaltungsgeräte auf der digital-analogen Mischplatine diese getrennt? Ist der Signalfluss vernünftig?
24. Der A/D-Wandler wird über Analog-Digital-Partitionen platziert.
25. Ist das Layout der Taktgebergeräte vernünftig?
26. Ist das Layout der Hochgeschwindigkeitssignalgeräte vernünftig?
27. Wurden die Endgeräte vernünftig platziert (der quellseitige Anpassungsserienwiderstand sollte am treibenden Ende des Signals platziert werden; Der mittlere Anpassungsserienwiderstand wird in der mittleren Position platziert. Der Endanpassungsserienwiderstand sollte am empfangenden Ende des Signals platziert werden.
28. Sind die Anzahl und Position der Entkopplungskondensatoren in IC-Geräten angemessen?
29. Wenn die Signalleitungen Ebenen unterschiedlicher Ebenen als Referenzebenen verwenden und den Bereich der Ebenenteilung kreuzen, überprüfen Sie, ob sich die Verbindungskondensatoren zwischen den Referenzebenen in der Nähe des Signalpfadbereichs befinden.
30. Ist das Layout der Schutzschaltung vernünftig und förderlich für die Teilung?
31. Ist die Sicherung der Einzelplatinenstromversorgung in der Nähe des Steckverbinders platziert und befinden sich keine Schaltungskomponenten davor?
32. Bestätigen Sie, dass die Schaltungen für starke und schwache Signale (mit einem Leistungsunterschied von 30 dB) separat angeordnet sind.
33. Werden die Geräte, die den EMV-Test beeinträchtigen können, gemäß den Designrichtlinien oder unter Bezugnahme auf erfolgreiche Erfahrungen platziert. Zum Beispiel: Die Rücksetzschaltung des Panels sollte sich etwas in der Nähe der Reset-Taste befinden.
c. Fieber
34. Wärmeempfindliche Komponenten (einschließlich Flüssigkeitsdielektrikum-Kondensatoren und Kristalloszillatoren) sollten so weit wie möglich von Hochleistungskomponenten, Kühlkörpern und anderen Wärmequellen entfernt gehalten werden.
35. Entspricht das Layout den thermischen Designanforderungen und den Wärmeableitungskanälen (implementiert gemäß den Prozessdesign-Dokumenten)?
d. Stromversorgung
36. Ist die IC-Stromversorgung zu weit vom IC entfernt?
37. Ist das Layout des LDO und der umliegenden Schaltungen vernünftig?
38. Ist das Layout der umliegenden Schaltungen wie der Modulstromversorgung vernünftig?
39. Ist das Gesamtlayout der Stromversorgung vernünftig?
e. Regeleinstellungen
40. Wurden alle Simulationsbeschränkungen korrekt zum Constraint Manager hinzugefügt?
41. Sind die physikalischen und elektrischen Regeln korrekt eingestellt (achten Sie auf die Constraint-Einstellungen des Strom- und Erdungsnetzes)?
42. Sind die Abstandseinstellungen von Test Via und Test Pin ausreichend?
43. Entsprechen die Dicke und das Schema der laminierten Schicht den Design- und Verarbeitungsanforderungen?
44. Wurden die Impedanzen aller differentiellen Leitungen mit charakteristischen Impedanzanforderungen berechnet und durch Regeln gesteuert?
148 Inspektionspunkte für das PCB-Design - PCB-Checkliste
III. Inspektionsphase nach der Verdrahtung
e. Digitales Modellieren
45. Wurden die Spuren der digitalen Schaltung und der analogen Schaltung getrennt? Ist der Signalfluss vernünftig?
46. Wenn A/D-, D/A- und ähnliche Schaltungen die Masse teilen, verlaufen die Signalleitungen zwischen den Schaltungen von den Brückenpunkten zwischen den beiden Stellen (außer für die differentiellen Leitungen)?
47. Signalleitungen, die die Lücken zwischen Stromquellen kreuzen müssen, sollten sich auf die vollständige Erdungsebene beziehen.
48. Wenn die Zoneneinteilung des Schichtdesigns ohne Teilung übernommen wird, ist sicherzustellen, dass digitale Signale und analoge Signale separat geroutet werden.
f. Takt- und Hochgeschwindigkeitsabschnitt
49. Ist die Impedanz jeder Schicht der Hochgeschwindigkeitssignalleitung konsistent?
50. Sind Hochgeschwindigkeits-Differenzsignalleitungen und ähnliche Signalleitungen gleich lang, symmetrisch und parallel zueinander?
51. Stellen Sie sicher, dass sich die Taktleitung so weit wie möglich nach innen bewegt.
52. Bestätigen Sie, ob die Taktleitung, die Hochgeschwindigkeitsleitung, die Rücksetzleitung und andere stark strahlende oder empfindliche Leitungen so weit wie möglich gemäß dem 3W-Prinzip angeordnet wurden.
53. Gibt es keine gegabelten Testpunkte für Takte, Unterbrechungen, Rücksetzsignale, 100M/Gigabit-Ethernet und Hochgeschwindigkeitssignale?
54. Werden Signale mit niedrigem Pegel wie LVDS- und TTL/CMOS-Signale so weit wie möglich mit 10H (H ist die Höhe der Signalleitung von der Referenzebene) erfüllt?
55. Vermeiden die Taktleitungen und Hochgeschwindigkeitssignalleitungen das Durchlaufen dichter Durchgangsbohrungen und Durchgangsbohrungsbereiche oder das Routing zwischen Geräte-Pins?
56. Hat die Taktleitung die (SI-Constraint-)Anforderungen erfüllt? (Hat die Takt-Signalspur weniger Vias, kürzere Spuren und kontinuierliche Referenzebenen erreicht? Die Hauptreferenzebene sollte so weit wie möglich GND sein?) Wenn die GND-Hauptreferenzebene während der Schichtung geändert wird, gibt es ein GND-Via innerhalb von 200 mil vom Via? Wenn die Hauptreferenzebene verschiedener Ebenen während der Schichtung geändert wird, gibt es einen Entkopplungskondensator innerhalb von 200 mil vom Via?
57. Haben die differentiellen Paare, Hochgeschwindigkeitssignalleitungen und verschiedene Arten von Bussen die (SI-Constraint-)Anforderungen erfüllt?
G. EMV und Zuverlässigkeit
58. Wird für den Kristalloszillator eine Erdschicht darunter gelegt? Wurde die Signalleitung vermieden, die zwischen den Geräte-Pins verläuft? Ist es bei hochgeschwindigkeits-empfindlichen Geräten möglich, zu vermeiden, dass Signalleitungen durch die Pins der Geräte verlaufen?
59. Es sollten keine scharfen Winkel oder rechte Winkel auf dem Einzelplatinen-Signalpfad vorhanden sein (im Allgemeinen sollten kontinuierliche Kurven in einem Winkel von 135 Grad erfolgen. Für HF-Signalleitungen ist es am besten, bogenförmige oder berechnete abgeschrägte Kupferfolie zu verwenden).
60. Überprüfen Sie bei doppelseitigen Platinen, ob die Hochgeschwindigkeitssignalleitungen eng neben ihren Rückleiter-Erdungsdrähten verlegt sind. Überprüfen Sie bei Mehrlagenplatinen, ob die Hochgeschwindigkeitssignalleitungen so nah wie möglich an der Erdungsebene verlegt sind.
Für die benachbarten beiden Schichten von Signalspuren versuchen Sie, diese so weit wie möglich vertikal zu verfolgen.
62. Vermeiden Sie, dass Signalleitungen durch Stromversorgungsmodule, Gleichtaktinduktivitäten, Transformatoren und Filter verlaufen.
63. Versuchen Sie, paralleles Routing von Hochgeschwindigkeitssignalen über lange Distanzen auf derselben Ebene zu vermeiden.
64. Gibt es Abschirm-Vias am Rand der Platine, wo die digitale Masse, die analoge Masse und die geschützte Masse geteilt sind? Werden mehrere Erdungsebenen durch Vias verbunden? Ist der Durchgangslochabstand kleiner als 1/20 der Wellenlänge des Signals mit der höchsten Frequenz?
65. Ist die Signalspur, die dem Überspannungsschutzgerät entspricht, kurz und dick auf der Oberflächenschicht?
66. Bestätigen Sie, dass es keine isolierten Inseln in der Stromversorgung und im Stratum gibt, keine übermäßig großen Nuten, keine langen Erdungsflächenrisse, die durch übermäßig große oder dichte Durchgangsloch-Isolationsplatten verursacht werden, und keine schlanken Streifen oder schmalen Kanäle.
67. Wurden Erdungs-Vias (mindestens zwei Erdungsebenen sind erforderlich) in Bereichen platziert, in denen Signalleitungen mehr Ebenen kreuzen?
h. Stromversorgung und Erdung
68. Wenn die Strom-/Erdungsebene geteilt ist, versuchen Sie, das Kreuzen von Hochgeschwindigkeitssignalen auf der geteilten Referenzebene zu vermeiden.
69. Bestätigen Sie, dass die Stromversorgung und die Erdung ausreichend Strom führen können. Ob die Anzahl der Vias den Tragfähigkeitsanforderungen entspricht. (Schätzmethode: Wenn die äußere Kupferdicke 1 oz beträgt, beträgt die Linienbreite 1 A/mm; wenn die Innenschicht 0,5 A/mm beträgt, wird der Strom der kurzen Leitung verdoppelt.)
70. Wurde bei Stromversorgungen mit besonderen Anforderungen die Spannungsabfallanforderung erfüllt?
71. Um den Kanteneffekt der Ebene zu reduzieren, sollte das 20-Stunden-Prinzip so weit wie möglich zwischen der Stromquellenschicht und dem Stratum erfüllt werden. Wenn die Bedingungen es zulassen, ist es umso besser, je mehr die Stromschicht eingerückt ist.
72. Wenn es eine Erdungsteilung gibt, bildet die geteilte Erdung keinen Kreislauf?
73. Haben die verschiedenen Stromversorgungsebenen benachbarter Schichten eine überlappende Platzierung vermieden?
74. Ist die Isolierung der Schutzmasse, der -48V-Masse und der GND größer als 2 mm?
75. Ist der -48V-Bereich nur ein -48V-Signalrückfluss und nicht mit anderen Bereichen verbunden? Wenn dies nicht möglich ist, erläutern Sie bitte den Grund in der Spalte „Bemerkungen“.
76. Wird eine Schutzmasse von 10 bis 20 mm in der Nähe des Panels mit dem Steckverbinder platziert, und werden die Schichten durch Doppelreihen von verschachtelten Löchern verbunden?
77. Entspricht der Abstand zwischen der Stromleitung und anderen Signalleitungen den Sicherheitsbestimmungen?
i. Kein-Tuch-Bereich
Unter Metallgehäusegeräten und Wärmeableitungsvorrichtungen sollten sich keine Spuren, Kupferbleche oder Vias befinden, die Kurzschlüsse verursachen können.
Um die Installationsschrauben oder -scheiben sollten sich keine Spuren, Kupferbleche oder Durchgangslöcher befinden, die Kurzschlüsse verursachen können.
80. Gibt es an den reservierten Positionen in den Designanforderungen eine Verdrahtung?
Der Abstand zwischen der Innenschicht des nichtmetallischen Lochs und der Schaltung und der Kupferfolie sollte größer als 0,5 mm (20 mil) sein, und die Außenschicht sollte 0,3 mm (12 mil) betragen. Der Abstand zwischen der Innenschicht des Schaftlochs des Einzelplatinen-Auszugsschlüssels und der Schaltung und der Kupferfolie sollte größer als 2 mm (80 mil) sein.
82. Die Kupferhaut der Innenschicht wird empfohlen, mehr als 2 mm und mindestens 0,5 mm vom Rand der Platte entfernt zu sein.
83. Die Kupferschicht der Innenschicht ist 1 bis 2 mm vom Rand der Platte entfernt, mit einem Minimum von 0,5 mm.
j. Lötpad-Ausgang
Für CHIP-Komponenten (0805 und darunter liegende Gehäuse) mit zwei Pad-Halterungen, wie z. B. Widerstände und Kondensatoren, sollten die mit dem Pad verbundenen gedruckten Leitungen vorzugsweise symmetrisch von der Mitte des Pads herausgeführt werden, und die mit dem Pad verbundenen gedruckten Leitungen müssen die gleiche Breite aufweisen. Diese Regelung muss für Leitungen mit einer Breite von weniger als 0,3 mm (12 mil) nicht berücksichtigt werden.
85. Geht es bei den Pads, die mit der breiteren Druckleitung verbunden sind, am besten durch eine schmale Druckleitung in der Mitte? (0805 und darunter liegende Gehäuse)
86. Die Schaltungen sollten so weit wie möglich von beiden Enden der Pads von Geräten wie SOIC, PLCC, QFP und SOT herausgeführt werden.
k. Siebdruck
87. Überprüfen Sie, ob die Gerätebitnummer fehlt und ob die Position das Gerät korrekt identifizieren kann.
88. Entspricht die Gerätebitnummer den Standardanforderungen des Unternehmens?
89. Bestätigen Sie die Richtigkeit der Pinanordnungssequenz des Geräts, die Markierung von Pin 1, die Polaritätsmarkierung des Geräts und die Richtungsmarkierung des Steckverbinders.
90. Entsprechen die Einführungsrichtungsmarkierungen des Hauptboards und des Subboards?
91. Hat die Backplane den Steckplatznamen, die Steckplatznummer, den Portnamen und die Gehäuserichtung korrekt markiert?
92. Bestätigen Sie, ob die Siebdruckergänzung gemäß den Designanforderungen korrekt ist.
93. Bestätigen Sie, dass Antistatik- und HF-Platinenetiketten angebracht wurden (für die Verwendung von HF-Platinen).
l. Codierung/Barcode
94. Bestätigen Sie, dass der PCB-Code korrekt ist und den Spezifikationen des Unternehmens entspricht.
95. Bestätigen Sie, dass die PCB-Codeposition und -ebene der Einzelplatine korrekt sind (sie sollte sich in der oberen linken Ecke der A-Seite, der Siebdruckebene, befinden).
96. Bestätigen Sie, dass die PCB-Codierposition und -ebene der Backplane korrekt sind (sie sollte sich in der oberen rechten Ecke von B befinden, mit der äußeren Kupferfolienoberfläche).
97. Bestätigen Sie, dass es einen Barcode-Laser-gedruckten weißen Siebdruckmarkierungsbereich gibt.
98. Bestätigen Sie, dass sich keine Drähte oder Durchgangslöcher mit einer Größe von mehr als 0,5 mm unter dem Barcode-Rahmen befinden.
99. Bestätigen Sie, dass sich innerhalb eines Bereichs von 20 mm außerhalb des weißen Siebdruckbereichs des Barcodes keine Komponenten mit einer Höhe von mehr als 25 mm befinden.
m. Durchgangsloch
100. Auf der Reflow-Lötoberfläche dürfen die Vias nicht auf den Pads ausgelegt werden. Der Abstand zwischen dem normalerweise geöffneten Via und dem Pad sollte größer als 0,5 mm (20 mil) sein, und der Abstand zwischen dem grün ölbedeckten Via und dem Pad sollte größer als 0,1 mm (4 mil) sein. Methode: Öffnen Sie Same Net DRC, überprüfen Sie DRC und schließen Sie dann Same Net DRC.
101. Die Anordnung der Vias sollte nicht zu dicht sein, um großflächige Brüche der Stromversorgung und der Erdungsebene zu vermeiden.
102. Der Durchgangslochdurchmesser zum Bohren beträgt vorzugsweise nicht weniger als 1/10 der Plattendicke.
n. Technologie
103. Beträgt die Gerätebereitstellungsrate 100 %? Beträgt die Leitungsrate 100 %? (Wenn dies nicht 100 % erreicht, muss dies in den Bemerkungen vermerkt werden.)
104. Wurde die Dangling-Leitung auf das Minimum eingestellt? Die verbleibenden Dangling-Leitungen wurden einzeln bestätigt.
105. Wurden die vom Prozessbereich zurückgemeldeten Prozessprobleme sorgfältig geprüft?
o. Großflächige Kupferfolie
106. Für große Kupferfolienbereiche auf der Ober- und Unterseite sollte, sofern keine besonderen Anforderungen bestehen, Gitterkupfer aufgetragen werden [verwenden Sie diagonales Netz für Einzelplatten und orthogonales Netz für Backplanes mit einer Linienbreite von 0,3 mm (12 mil) und einem Abstand von 0,5 mm (20 mil].
107. Für Komponenten-Pads mit großen Kupferfolienbereichen sollten diese als gemusterte Pads ausgeführt werden, um falsches Löten zu vermeiden. Wenn eine Stromanforderung besteht, sollten Sie zuerst die Verbreiterung der Rippen des Blumenpads und dann die vollständige Verbindung in Betracht ziehen.
Wenn eine großflächige Kupferverteilung durchgeführt wird, ist es ratsam, totes Kupfer (isolierte Inseln) ohne Netzwerkverbindungen so weit wie möglich zu vermeiden.
109. Für großflächige Kupferfolie ist auch darauf zu achten, ob illegale Verbindungen oder nicht gemeldete DRCs vorliegen.
p. Testpunkte
110. Gibt es genügend Testpunkte für verschiedene Stromversorgungen und Erdung (mindestens ein Testpunkt für alle 2A Strom)?
111. Es wird bestätigt, dass alle Netzwerke ohne Testpunkte vereinfacht wurden.
112. Bestätigen Sie, dass keine Testpunkte auf den Plugins eingerichtet wurden, die während der Produktion nicht installiert wurden.
113. Wurden das Test Via und der Test Pin fixiert? (Gilt für die modifizierte Platine, bei der das Test-Pin-Bett unverändert bleibt)
q. DRC
114. Die Abstandregel von Test Via und Test Pin sollte zuerst auf den empfohlenen Abstand eingestellt werden, um DRC zu überprüfen. Wenn DRC weiterhin vorhanden ist, sollte dann die Mindestabstandseinstellung verwendet werden, um DRC zu überprüfen.
115. Öffnen Sie die Constraint-Einstellung auf den offenen Zustand, aktualisieren Sie DRC und überprüfen Sie, ob es verbotene Fehler in DRC gibt.
116. Bestätigen Sie, dass DRC auf das Minimum eingestellt wurde. Bestätigen Sie die, die DRC nicht eliminieren können, einzeln.
r. Optischer Positionierungspunkt
117. Bestätigen Sie, dass die PCB-Oberfläche mit oberflächenmontierten Komponenten bereits optische Positionierungssymbole aufweist.
118. Bestätigen Sie, dass die optischen Positionierungssymbole nicht geprägt sind (Siebdruck und Kupferfolien-Routing).
119. Der Hintergrund der optischen Positionierungspunkte muss gleich sein. Bestätigen Sie, dass sich die Mitte der auf der gesamten Platine verwendeten optischen Punkte ≥ 5 mm vom Rand entfernt befindet.
120. Bestätigen Sie, dass dem optischen Referenzsymbol der gesamten Platine Koordinatenwerte zugewiesen wurden (es wird empfohlen, das optische Referenzsymbol in Form eines Geräts zu platzieren), und es ist ein ganzzahliger Wert in Millimetern.
Für ICs mit einem Pin-Mittenabstand von weniger als 0,5 mm und BGA-Geräte mit einem Mittenabstand von weniger als 0,8 mm (31 mil) sollten optische Positionierungspunkte in der Nähe der Diagonale der Komponenten eingerichtet werden.
s. Lötmaskeninspektion